1. <tr id="zkecz"></tr>

      帶均衡的data信號!第一手DDR5仿真資料(下)

      來源:一博自媒體 時間:2021-8-23 類別:微信自媒體

      公眾號:高速先生
      作者:黃剛

      有均衡的高速串行信號你們見多了,那有均衡的DDR信號你們見過嗎?來,高速先生帶你去領略下!

      首先我們還是回顧下高速串行信號的相關概念。關于高速串行信號為什么需要各種均衡,我們在之前的文章(很多篇文章)都給大家介紹過很多了。其實總結來說就是由于高速信號達到一定的速率后,鏈路本身的衰減會急劇增大,另外由碼型的不同帶來的ISI(碼間干擾)的影響也變得越來越大,這兩方面都嚴重影響了高速串行信號的性能。

      當然說到影響,簡單來說就是使得信號的眼圖張開度降低甚至達到閉合狀態。下圖是我們在同一個PCB通道下加入不同速率的信號在接收端的眼圖結果,由于鏈路高頻的衰減不斷增大,可以看到從1Gbps到25Gbps速率的傳輸范圍內,眼圖從張開得很大慢慢到閉合了。
      所以對于高速信號來說,各種均衡的配置就顯得非常有必要了,我們一般能看到在芯片的收發端配置了幾種常見的均衡,例如CTLE,FFE,DFE這些!
      關于高速信號的介紹就到這里,高速先生差點忘記本文其實主要想寫的是DDR仿真了!
       
      前面文章對DDR5標配的速率也有了簡單的介紹,它的起步基本是DDR4的天花板,也就是3200Mbps,然后中值配置是在4800Mbps到6400Mbps之間,根據協議文檔說的,最高目前寫到了8400Mbps。
      在DDR5的均衡中,主要配置了接收端的DFE均衡模塊,說到DFE均衡,它無非是在FFE這種線性的均衡基礎上加上了一個額外的判決功能。
      通過仔細閱讀DDR5協議,可以看到,DDR5的data信號標準配置是一個4tap的DFE模塊。

       好,關于協議和理論都太過枯燥,說點仿真的東西吧。我們直接拿到DDR5的模型,來仿真看看DFE均衡對數據信號的幫助哈。

      首先我們提取一根真實鏈路的data信號,把收發模型搭建好,如下所示:
      我們看到DDR5的顆粒模型的確存在了AMI的算法,也就是把DFE的模塊配置到接收模型里面去了。我們打開這個AMI模型,的確能看到DFE模塊存在4tap的均衡參數可以調節。
      好,本文最重點的部分來了!那就是我們通過在這個提取的DDR5數據通道上傳輸不同的速率,來看看接收端的結果,尤其重點來看看均衡之后的結果。

      首先我們給的速率是3200Mbps,一個入門級的DDR5速率。在這個速率下,我們之前做的DDR4模塊在沒有DFE均衡的時候也是能成功保證的,從這個DDR5在這個速率下的仿真結果表明,DFE均衡在這個速率下幫助不大,或者說在這個速率下其實可以不需要DFE均衡。
      那我們再提高速率,來到4800Mbps,看看這個速率下均衡前后的變化??梢钥吹皆谶@個速率下,接收端的結果已經慢慢開始衰減了,同時也能看到均衡后的效果慢慢的凸顯出來了。
      那我們再提高速率,把數據信號的速率提高到6400Mbps,在這個速率下就可以清楚的看到均衡前基本上眼圖就很小了,但是通過DFE均衡后,眼圖明顯重新張開,效果非常明顯。
      那我們最后把速率提高到協議的天花板,也就是8400Mbps這個level,這個速率其實已經超過了很多我們熟知的高速串行信號了,例如USB3.0,PCIE3.0等。我們來看看在這個速率下均衡前后的差異哈。 
      從仿真結果上看,這就厲害了!DFE均衡居然能把一個基本上閉合的眼圖重新打開,完完全全說明了DFE均衡的作用,化腐朽為神奇哈!
       
      通過上述的仿真結果,相信大家也清晰的看到DDR5數據傳輸率的確有可能傳輸到一個驚人的水平,各位現在還在做DDR3或者DDR4的朋友們,有沒有沖動想把你們的產品升下級到DDR5了呢?


      上一篇:明明鉆孔標示很清晰,為何PCB上漏了鉆下一篇:全網首發!第一手DDR5仿真資料(上)

      无码免费一区二区三区,永久免费AV无码网站YY,av无码久久久久不卡免费网站,无码一区